Hui-Shao's Blog

本文内容产生于集创赛期间，笔者参与了 ISP 图像视频处理赛题，需要对 Micro SD Card 上的内容进行高速读取。

然而，在网上并未找到“高速的、支持 SDIO 4线模式，SDR104 时序”的 IP 核，故最终下定决心，自己使用 Verilog 手搓一个简单版的。

恰好手上有个高速读卡器，以及卡片若干，故使用逻辑分析仪进行抓取、参考。下文整理了卡初始化过程以及数据传输过程中的一些命令，时序等实例，用作记录，顺便分享。

引言

在使用 Cadence Virtuoso 进行电路设计过程中，利用 Symbol 可以简化器件调用并增强可复用性，是一种常用的方法。然而，针对自定义的 Symbol，如果有参数化的需求，例如“更改管子尺寸”或进行“参数扫描”，Cadence 并不能直接在上层电路对其进行操作。

为此，本文以反相器为例，介绍如何通过设置 pPar 表达式结合 CDF 配置，实现参数的灵活传递与操作。这种方法能够有效提高设计效率，尤其适用于多层次原理图设计及参数化仿真场景。

本文分享了一些 Quartus 和 ModelSim 的使用技巧，适合从事 FPGA 开发的学生党/工程师参考。

在 Quartus 部分，介绍了引脚分配和未使用引脚设置的优化方法，避免 LED 微亮问题，并提供了利用 Tcl 脚本快速分配引脚的操作流程。此外，文章还分享了门级仿真的配置步骤及快速重编译的方法。

在 ModelSim 部分，介绍了保存和载入波形设置的操作、快速重启仿真的方法，以及对 Simulink 生成代码进行仿真的操作流程，并附示例脚本，便于参考和实践。

笔者的 PC 上同时安装了 Win10 和 Ubuntu 双系统。在使用 Ubuntu 后，切换回 Win10 时，经常会发现时间落后了几个小时。

这里分享一个脚本，能方便地用于将时间与 NTP 服务器同步，此外，为了加快同步速度，脚本加入了国内常用的 NTP 服务器地址。

在 Pr 剪辑中，经常会遇到多段素材音量不一致的情况。这里简单记录一个调整方法。

推荐阅读：ffmpeg 硬件加速视频转码指南

上文指出，使用 ffmpeg -hwaccel auto 和 ffmpeg -hwaccel cuda 不能完全解放显卡性能，故采用手动模式进行加速。

对“优越者”品牌下，一款型号为 “Y-1093” 的易驱线（USB - SATA 转接器）进行拆解，并通过更换固件的方式，使其支持额外的一些控制特性。

电赛备赛时随手写的一个 Quick Reference Handbook。

辛苦搭建好的电路没有实现预期功能？别急着怀疑自己的硬件设计或者写好的代码，先按照这个 QRH 来把一些基础问题排查一下。

相信你有过这样的经历：忙活了半天，查来查去费了老大劲儿，最后发现是某个模块电源没接......

2023，电赛落幕。

回顾比赛，总是是紧张而匆忙的，H题看似人畜无害，但“同频同相”显示暗藏玄机，一度成为最大的瓶颈。在比赛期间，也是大大小小的挫折不断（感觉全年的坏运气都集中在那几天了）。最后，因为一些评审方面的原因，与国奖擦肩而过，非常意难平。

在赛后，方得以有时间再次思考。回顾了一下作品，有一些心得，在此分享一下，也算是给两年来电赛的风风雨雨画上个句号吧。

在调试网页时，常常需要使用 jQuery，将其引入到 Console 中，将极大方便开发测试。

使用如下一段代码即可引入 JQ，特此记录。

1
2
3
4

var jquery = document.createElement('script');  
jquery.src = "https://cdn.bootcss.com/jquery/3.7.1/jquery.min.js";  //若调试页面是https的这里也修改为https.
document.getElementsByTagName('head')[0].appendChild(jquery);  
jQuery.noConflict();