前些日子，笔者把 Hexo 的 Markdown 渲染器更换为
hexo-renderer-pandoc，以便获得更好地数学公式渲染体验。
替换的过程并不是非常顺利——该渲染器需要有 pandoc 的后端渲染程序支持，但博客先前采用的是 Vercel 部署，而 Vercel 并没有办法安装 pandoc 程序，无法为渲染插件提供支持。
经过研究，笔者采用了一种新的部署方式，即通过 Github Action 进行内容生成，并使用 Vercel 进行静态页面托管。
此过程需要一些操作步骤，特此记录。
对某绿皮教材的课后思考题的解答与整理。
虽然有些考试不要求的题目暂时 PASS 掉了，内容可能没有网上其它版本全，但写下来的部分经过校对和补充，准确度大概是比其它版本的高了。
当然，也欢迎指正错误 or 提供更好的见解。
近期在 AD9226 的驱动代码中见到了一个有关时钟分频的处理，觉得比较有意思，稍作了一些学习，故在此记录。
写此文的缘由是一次小组作业。博主负责查阅资料，因此顺水推舟，稍微整理了一下，放博客上以备不时之需。（毕竟之前也没接触过）
时间匆忙，故比较简略，详细内容后续有机会再补充吧。
graph LR
A["ROM"] --> B["PROM"] --> C["EPROM"] --> D["EEPROM"]
AD9226是一款单芯片、12位、65 MSPS模数转换器（ADC），采用单电源供电，内置一个片内高性能采样保持放大器和基准电压源。它采用多级差分流水线架构，数据速率达65 MSPS，在整个工作温度范围内保证无失码。
——摘自 ADI网站
认清形势，放弃幻想。
对于一般的 FPGA 来说，编写完 PL 端代码，直接烧录进 FLASH 或固化至 SD 卡相对较容易；但对于 ZYNQ7000 系列来说，却并没有那么简单。
ZYNQ7000 系列的启动流程由 PS 端主导，故当我们固化 PL 时，也必须引入
ARM 核控制的部分。如果你想问有没有不需要 PS
的办法，请看看文章开头的那句话。（为此，我还重装了一次
Vivado）
概括地说，固化程序的流程如下：
flowchart LR
A["建立PL工程"]
B["配置ARM核IP"]
C["生成比特流\nand\n导出硬件"]
D["建立Vitis工程"]
E["生成启动文件"]
F["烧录至\nFLASH\n(或SD)"]
A-->B-->C-->D-->E-->FVentoy 是一个提供多系统启动引导支持的开源工具 ，可以帮助我们制作“多合一”U 盘启动盘。
例如，我们可以把 Win To Go、Linux To Go、WinPE、以及各种安装镜像都装进一个 U盘里。
本文主要分享使用 Ventoy 引导的 WTG 制作过程。
ChatGPT 尚未对国内用户开放，对网络有较高要求，故访问时常常会遇到
Access Denied 的问题。
但好在其目前尚未对“通过 API 进行访问” 做出严格的限制，故我们可以采用这种方法进行访问。
该工具可用于去除 Xshell7 / Xftp7 免费版本在关闭时出现的弹窗。
本质上这是一个用 C 语言实现的二进制文件编辑器，能够实现“对二进制文件在编辑前的备份”“对特定序列的搜索与替换”等功能。