Vivado × Vitis 2019.2 固化 ZYNQ7000 系列 PL 端程序详细教程
认清形势,放弃幻想。
对于一般的 FPGA 来说,编写完 PL 端代码,直接烧录进 FLASH 或固化至 SD 卡相对较容易;但对于 ZYNQ7000 系列来说,却并没有那么简单。
ZYNQ7000 系列的启动流程由 PS 端主导,故当我们固化 PL 时,也必须引入
ARM 核控制的部分。如果你想问有没有不需要 PS
的办法,请看看文章开头的那句话。(为此,我还重装了一次
Vivado)
概括地说,固化程序的流程如下:
flowchart LR
A["建立PL工程"]
B["配置ARM核IP"]
C["生成比特流\nand\n导出硬件"]
D["建立Vitis工程"]
E["生成启动文件"]
F["烧录至\nFLASH\n(或SD)"]
A-->B-->C-->D-->E-->F