近日，巨硬在强行推广新版 Outlook，旧版 Outlook 应用会被自动替换。
然而，新版邮件应用存在占用资源多，邮件提醒不及时，界面花哨有广告等问题，并不被大众所接受。
为了避免自动更新，网上流传有一些例如使用注册表、组策略等进行限制方法，但经笔者测试，这些方法效果不佳，或有失效。
在此，笔者提出一种新方法，即使用系统自带的 AppLocker 功能，对其进行限制，可谓是”以己之矛，攻己之盾“。
经一段时间的验证，此法行之有效，特此分享。
CW FREQ
固定在一个频率上）接下来有两种方法。
Canokey 作为 Yubico Key 的国产替代，实现了较为完整的功能。目前关于使用 PIV 进行 Bitlocker 的磁盘加密，常见的教程通常是基于 Yubico Key 的，而 Canokey 方面的内容较少。
笔者按照已有的 Yubico Key 的教程进行设置，用于 Bitlocker 加密时，曾出现过 “找不到智能卡”“未检测到有效的智能卡”或是“输入 Pin 后提示智能卡无效”的问题。经过研究，这还是导入证书过程操作不当导致。
因此，结合了笔者的一些探索，编写了此篇比较完善的教程。
本文内容产生于集创赛期间，笔者参与了 ISP 图像视频处理赛题，需要对 Micro SD Card 上的内容进行高速读取。
然而，在网上并未找到“高速的、支持 SDIO 4线模式，SDR104 时序”的 IP 核，故最终下定决心，自己使用 Verilog 手搓一个简单版的。
恰好手上有个高速读卡器，以及卡片若干，故使用逻辑分析仪进行抓取、参考。下文整理了卡初始化过程以及数据传输过程中的一些命令，时序等实例，用作记录，顺便分享。
在使用 Cadence Virtuoso 进行电路设计过程中，利用 Symbol 可以简化器件调用并增强可复用性，是一种常用的方法。然而，针对自定义的 Symbol，如果有参数化的需求，例如“更改管子尺寸”或进行“参数扫描”，Cadence 并不能直接在上层电路对其进行操作。
为此，本文以反相器为例，介绍如何通过设置 pPar 表达式结合 CDF 配置，实现参数的灵活传递与操作。这种方法能够有效提高设计效率，尤其适用于多层次原理图设计及参数化仿真场景。
本文分享了一些 Quartus 和 ModelSim 的使用技巧，适合从事 FPGA 开发的学生党/工程师参考。
在 Quartus 部分，介绍了引脚分配和未使用引脚设置的优化方法，避免 LED 微亮问题，并提供了利用 Tcl 脚本快速分配引脚的操作流程。此外，文章还分享了门级仿真的配置步骤及快速重编译的方法。
在 ModelSim 部分，介绍了保存和载入波形设置的操作、快速重启仿真的方法，以及对 Simulink 生成代码进行仿真的操作流程，并附示例脚本，便于参考和实践。
笔者的 PC 上同时安装了 Win10 和 Ubuntu 双系统。在使用 Ubuntu 后，切换回 Win10 时，经常会发现时间落后了几个小时。
这里分享一个脚本，能方便地用于将时间与 NTP 服务器同步，此外，为了加快同步速度，脚本加入了国内常用的 NTP 服务器地址。
在 Pr 剪辑中，经常会遇到多段素材音量不一致的情况。这里简单记录一个调整方法。
推荐阅读：ffmpeg 硬件加速视频转码指南
上文指出，使用 ffmpeg -hwaccel auto 和
ffmpeg -hwaccel cuda
不能完全解放显卡性能，故采用手动模式进行加速。
对“优越者”品牌下，一款型号为 “Y-1093” 的易驱线（USB - SATA 转接器）进行拆解，并通过更换固件的方式，使其支持额外的一些控制特性。
